SALSWIFT（以下简称 SF1）MCU 用户指南

1 术语/缩略词

FPGA	：Field Programmable Gate Array	现场可编程门阵列
TD	：Tang Dynasty	上海安路软件集成开发环境
MCU	：Micro Controller Unit	微型控制单元
JTAG	：Joint Test Action Group	联合测试工作组

2 关于本手册

本手册对 SF1 MCU 系统架构、外设作详细介绍。

3 产品概述

可编程逻辑器件以其固有的可编程性和并行处理的特点十分适合于中高端的控制系统应用，因其以纯硬件式进行并行处理，不占用 CPU 的资源，可使系统达到很高的性能。SF1 系列器件集成了 RISC-V MCU，为用户产品开发和快速应用提供一种集 FPGA、MCU 功能于一体的高性能、低功耗的解决方案。

SF1 系列 RISC-V MCU 模块有以下特性：

1) 支持 RV32IMCA 指令集；
2) 三级流水设计，主频最大 160MHz；
3) 支持机器模式和用户模式，支持 PMP(Physical Memory Protection)；
4) 快速的中断响应；
5) 拥有 8KB Icache，8KB Dcache 和 8KB 的 DLM （Data Local Memory）；
6) 包含通用外设 QSPI,I2C,UART,GPIO；
7) 通过 AHB 总线访问 FPGA 逻辑；
8) 支持功能丰富的软件开发调试环境；

SF1 器件资源及其封装类型如表所示，有关此系列产品的可器件特性请参考数据手册《DS800_SF1 系列 FPGA 数据手册》。

表 3-1 SF1 器件资源列表

Device	LUT4s	DFFs	Dis-RAM（Kbits）	ERAM		DSP	PLL	MCU	DSI	DSC	MAX user IO
				9K	Total(Kbits)						
SF1	5824	5824	45.5	26	234	10	2	1	2	1	60

表 3-2 SF1 器件封装类型

Device	Package			Hard IP				User IO
	Type	Size	Pitch	DSI	PSRAM[1]	MCU	DSC	IO/LVDS
SF1S60	csfBGA81	4.5x4.5mm	0.4mm	2	2	1	1	32/22
SF1S60	caBGA121	9x9mm	0.8mm	2	2	1	1	60/44

注：csfBGA81 封装，每片 PSRAM 容量为 32Mbits，caBGA121 封装，每片容量为 64Mbits

4 系统架构

4.1 系统架构

SF1 是集成了三级流水线的 RISC-V MCU 内核以及包含有 5824 LUTs 的 FPGA。RISC-V MCU 的 APB 与 DSC，DSI 等硬核模块通过硬线直连，用户可以通过 MCU 其进行初始化配置。RISC-V MCU 预留 AHB 端口，可通过 AHB 总线访问 FPGA 用户逻辑，也可访问 PSRAM 等存储单元。此外，在 SF1 RISC-V MCU 所有 IO 都与 FPGA 相连，因此，MCU 系统时钟、中断、调试等接口，需通过用户配置 FPGA 来实现。当 MCU 处于 Bypass Mode 时(关闭 MCU Enable)，DSC/DSI 的模块也可以通过用户逻辑的 APB master 来配置，此时 MCU 不能工作。



图 4-1 SF1 MCU 架构

4.2 存储器映射表

存储器地址映射如表 4-1 所示。

表 4-1 地址映射空间分配

总线分组	组件	Cacheable	地址区间	描述
Core 内部私有	DEBUG	N	0xD300_0000 ~ 0xD300_0FFF	注意：调试模块（Debug Module）主要供调试器使用，普通软件程序不应该使用此区间
	TIMER	N	0xD100_0000 ~ 0xD100_0FFF	RISC V 定时器单元地址空间
	ECLIC	N	0xD200_0000 ~ 0xD200_1FFF	ECLIC 中断管理单元地址空间
系统存储（MEM）接口	Icache Scratchpad	N	0x0800_0000 ~ 0x0800_1FFF	I-Cache Scratchpad 模式地址区间

（注：系统存储空间为除去外设空间和 Core 内部空间的空间）	DLM	N	0x2000_0000 ~ 0x2000_1FFF	DLM 地址区间，区间大小取决于 ILM 配置的大小。
	System bus	N	0x4000_0000 ~ 0x5FFF_FFFF	——
	System bus	Y	系统存储剩余空间	——
	Off-Chip QSPI0 Flash Read	Y	0x0000_0000 ~ 0x07FF_FFFF	QSPI0 处于 Flash XiP 模式时将外部 Flash 映射的只读地址区间。（实际的区域由 flash size 决定）
系统外设（注：系统外设空间为 0xE000_0000 ~ 0xEFFF_FFFF）	MISC Ctrl	N	0xE000_0000 ~ 0xE000_FFFF	MISC Ctrl 模块地址区间。
	UART 0	N	0xE001_0000 ~ 0x1001_FFFF	第一个 UART 模块地址区间。
	I2C	N	0xE004_0000 ~ 0xE004_FFFF	I2C 模块地址区间。
	QSPI	N	0xE005_0000 ~ 0xE005_FFFF	QSPI 模块地址区间。
	QSPI0	N	0xE006_0000 ~ 0xF006_FFFF	第二个 QSPI0 模块地址区间。
	GPIO	N	0xE002_0000 ~ 0xE002_FFFF	GPIO 地址区间。
	DSC	N	0xE007_0000 ~ 0xE007_FFFF	DSC 地址区间。
	DSI0	N	0xE008_0000 ~ 0xE008_FFFF	DSI0 地址空间。
	DSI1	N	0xE009_0000 ~ 0xE009_FFFF	DSI1 地址空间。
	External PPI	N	系统外设剩余空间 0xE007_0000 ~ 0xEFFF_FFFF	外部 PPI 跨时钟 APB 地址空间。

注：表中未使用到的地址区间，均为写忽略，读返回 0。

4.3 时钟树

用户可以根据需求对 MCU 的时钟源进行选择，时钟源包括：

- 片上 OSC_DIV 硬线直连（osc_clk）
- PLL（gclk_out，需要 PLL 稳定后才能使用）

外设及 APB 的 clock 由该时钟源分频而来，具体 SoC 的时钟结构如图 4-2 所示。



图 4-2 SF1 MCU 时钟树

其中：

OSC_Clk：片上时钟；

GCLK_Out：FPGA PLL 输出时钟；

Clk_Sel：时钟选择输入使能，0：OSC，1：GCLK_Out；

clk_div：MCU 输入时钟分频寄存器，输出频率为 clk_in/(N+1)，其中 N 为 CLK_DIV 的值；

ppi_div：APB 时钟分频寄存器，输出频率：sys_clk/(N+1)；

sck_div：SPI 时钟分频寄存器，输出频率：sys_clk/(2*(N+1))；

4.4 复位

MCU 复位，包括上电复位 POR 和系统复位，其中系统复位源于 FPGA。

- 上电复位，POR Reset，FPGA 进入 user 模式后会自动释放；
- 系统复位，core_reset，高有效；

4.5 启动顺序

用户将生成的 RISC-V MCU 可执行文件及 FPGA 的位流文件写入 FLASH，FPGA 上电配置之后，加载 Flash 中的可执行文件并启动。MCU 开始启动由 core_reset 的释放开始：

1） 当 core_reset 为 0，MCU 会在 FPGA 进入用户模式时，自动启动；

2） 当 core_reset 为 1，MCU 启动时间由 core_reset 来控制；

4.6 工作模式

4.6.1 工作模式 1

SF1 系列器件内置 2 片 PSRAM(总容量达 64Mbits/128Mbits)，若 MCU 的指令空间超过 8KB，推荐使用 PSRAM 作为程序空间。MCU 启动后会把程序和数据都搬运到 PSRAM 中，打开 I-Cache 和 D-Cache，程序数据段都在 PSRAM 中运行。此模式称之为工作模式 1。

4.6.2 工作模式 2

MCU 的指令空间小于 8KB，MCU 启动后会把程序段搬运到 I-Cache Data RAM 中(I-Cache 处于 Scratchpad 模式，作为 RAM 使用)，数据段搬运到 DLM 中；后续程序和数据分别在 I-Cache Data RAM（Scratchpad 模式）和 DLM 中运行。此模式称之为工作模式 2。

4.6.3 工作模式 3

MCU 启动后将数据段搬运到 DLM 中，然后打开 I-cache；之后程序段运行在 Flash 中(with Icache)，数据段运行在 DLM 中。此模式下，称之位工作模式 3，MCU 的指令空间不受 8Kb 限制，运行速度慢，但具有比较快的启动速度。

4.7 调试接口

MCU 调试支持 2 线、4 线 JTAG，用户可调用 IP，使能 JTAG 接口，并通过逻辑布线连接到 FPGA User IO，推荐使用 FT223H 下载器下载调试 MCU。

4.8 TIMER

MCU 计数器模块由 FPGA 提供低速的时钟，进行低频率的计数并反映在 MTIME 寄存器中，与定 MTIMECMP 寄存器进行比较，MTIME 大于或者等于 MTIMECMP 时，会产生相应的计时器中断。

4.9 ECLIC

MCU 中断控制器，支持 16 位中断，中断管脚与 FPGA 相连，用户可通过 FPGA 逻辑对 MCU 进行中断控制。

4.10 I-Cache & D-Cache

MCU 支持 I-Cache 来缓存获取的程序指令，I-Cache 外接一个 8KB 大小的 RAM。MCU 可以通过 SYSTEM BUS 将总线上 FLASH 中的指令搬移到 RAM 中。

MCU 支持 D-Cache 来缓存用户数据，D-Cache 外接一个 8KB 大小的 RAM。MCU 可以通过 SYSTEM BUS 对 D-Cache 中的数据进行操作。

4.11 DLM

MCU 支持 DLM 缓存用户数据，DLM 外挂 8KB DPRAM，DPRAM 另一端连接 FPGA。MCU 和 FPGA 以直接通过 DLM 进行数据交互与共享。

4.12 AHB 总线

MCU 可通过 AHB 总线访问 Fabric 侧模块，如 PSRAM、BRAM 等，AHB 总线时钟由 FPGA 提供。

4.13 APB 端口

SF1 内置 DSC/DSI，MCU 可通过 APB 总线端口，可对 DSC/DSI 模块配置。如图 4-3 所示，若 MCU 使能，MCU 可配置 DSC/DSI 模块；若 MCU 不使能，通过 Fabric APB Master，配置 DSC/DSI 模块。



图 4-3 APB 端口配置 DSC/DSI 模块

4.14 Flash 访问

SF1 内置 8M Flash，在运行 MCU 时，程序默认通过 QSPI0 控制器进行操作，此时用户逻辑没有访问权限(Fabric)。在 Work1 模式下，MCU 启动后会把程序和数据都搬运到 PSRAM 中，后续可将 qspi0cfg1_mode、qspi0cfg1_mode 都置成 0，用户逻辑获取访问权限，读写 Flash 自定义存储区域。

5 相关外设

5.1 GPIO

5.1.1 功能描述

系统提供 8 个 GPIO ，引出至 Fabric，可与 FPGA 进行数据交互。每个 IO 都可由软件配置成输出、输入端口。

5.1.2 寄存器说明

表 5-1-1 GPIO 寄存器表

名称	偏移地址	描述
IVAL	0x00	Pin 的值
IEN	0x04	Pin 的输入使能
OEN	0x08	Pin 的输出使能
OVAL	0x0C	输出端口值
RISE_IE	0x24	上升沿中断使能
RISE_IP	0x28	上升沿中断等待标志
FALL_IE	0x2C	下降沿中断使能
FALL_IP	0x30	下降沿中断等待标志
HIGH_IE	0x34	高电平中断使能
HIGH_IP	0x38	高电平中断等待标志
LOW_IE	0x3C	低电平中断使能
LOW_IP	0x40	低电平中断等待标志

5.1.2.1 IVAL 寄存器

偏移地址：0x00

名称	位	复位值	读写	描述
IVAL	31:0	0	RO	输入值

5.1.2.2 IEN 寄存器

偏移地址：0x04

名称	位	复位值	读写	描述
IEN	31:0	0	RW	输入使能 0：输入禁止 1：输入启用

5.1.2.3 OEN 寄存器

偏移地址：0x08

名称	位	复位值	读写	描述
IVAL	31:0	0	R/W	输出使能 0：输出禁止 1：输出启用

5.1.2.4 OVAL 寄存器

偏移地址：0x0C

名称	位	复位值	读写	描述
IVAL	31:0	0	R/W	输出值

5.1.2.5 RISE_IE 寄存器

偏移地址：0x24

名称	位	复位值	读写	描述
RISE_IE	31:0	0	R/W	上升沿中断使能： 0：禁止 1：启用

5.1.2.6 RISE_IP 寄存器

偏移地址：0x28

名称	位	复位值	读写	描述
RISE_IP	31:0	0	R/W	上升沿中断挂起

				0:上升沿中断由 GPIO 上升沿驱动 1: 上升沿中断由软件驱动

5.1.2.7 FALL_IE 寄存器

偏移地址：0x2C

名称	位	复位值	读写	描述
FALL_IE	31:0	0	R/W	下降沿中断使能: 0: 禁止 1: 启用

5.1.2.8 FALL IP 寄存器

偏移地址：0x30

名称	位	复位值	读写	描述
FALL IP	31:0	0	R/W	下降沿中断等待标志 0: 下降沿中断由 GPIO 的下降沿驱动 1: 下降沿中断由软件驱动

5.1.2.9 HIGH_IE 寄存器

偏移地址：0x34

名称	位	复位值	读写	描述
HIGH_IE	31:0	0	R/W	高级别中断使能: 0: 禁止 1: 启用

5.1.2.10 HIGH_IP 寄存器

偏移地址：0x38

名称	位	复位值	读写	描述
HIGH_IP	31:0	0	R/W	高级别中断挂起 0: 下降沿由 GPIO 高电平驱动 1: 下降沿由软件驱动

5.1.2.11 LOW_IE 寄存器

偏移地址：0x3C

名称	位	复位值	读写	描述
LOW_IE	31:0	0	R/W	低级别断使能: 0：禁止 1：启用

5.1.2.12 LOW_IP 寄存器

偏移地址：0x40

名称	位	复位值	读写	描述
LOW_IP	31:0	0	R/W	低级中断待处理 低级别中断等待标志 0：低级别中断由低电平 GPIO 驱动 1：低级别中断由软件驱动

5.2 I2C

5.2.1 功能描述

SF1 MCU 集成 I2C 外设，仅支持主模式，工作在主模式时，I2C 外设会主动发出数据和地址，传输均以 8 位为单位传输。

5.2.2 寄存器说明

表 5-2-1 I2C 寄存器表

名称	偏移地址	描述
PRERlo	0x00	预分频寄存器，低 8 位
PRERhi	0x01	预分频寄存器，高 8 位
CTR	0x02	控制寄存器
TXR_RXR	0x03	发送寄存器/接收寄存器
CR_SR	0x04	命令寄存器/状态寄存器
TRISE	0x07	scl 延迟寄存器
FLTR	0x08	滤波寄存器

5.2.2.1 PRER 寄存器

预分频寄存器用于时钟分频，得到 SCL 时钟频率，计算公式如下。预分频寄存器在 I2C 模块没被使能的情况下，才能更改。

$$I2C_SCL_Freq = {Fsys}/{((PRER+1)\times 5+TRISE)} \quad \text{公式 5-1}$$

偏移地址：0x00

名称	位	复位值	读写	描述
PRERlo	7:0	0xFF	R/W	时钟预分频寄存器，低 8 位
PRERhi	15:8	0xFF	R/W	时钟预分频寄存器，高 8 位

5.2.2.2 CTR 寄存器

内核仅在将“ EN”位置 1 时才响应新命令。 待处理命令已完成。 仅当没有传输正在进行时（即在 STOP 命令之后）或命令寄存器的 STO 位置 1 时，才清除“ EN”位。 在传输过程中暂停时，内核可以挂起 I2C 总线。

偏移地址：0x03

名称	位	复位值	读写	描述
EN	7	0	R/W	I2C 内核使能位 1:使能 0:禁止
IEN	6	0	R/W	I2C 内核中断使能位 1:使能 0:禁止
Reserved	5:0	0	RO	保留

5.2.2.3 TXR_RXR 寄存器

I2C 外设通过 TXR 寄存器发送数据，通过 RXR 寄存器接收数据。TXR 和 RXR 共用一个寄存器。其中 TXR 寄存器为只写寄存器，RXR 寄存器为只读寄存器。

偏移地址：0x03

TXR 寄存器描述

名称	位	复位值	读写	描述
TXR	7:1	0	WO	下一个要传输的字节
LSB	0	0	WO	进行数据传输时，该位代表数据的 LSB。如果是从机地址传输，则该位代表 RW 位。 1:读 slave 0:写 slave

RXR 寄存器描述

名称	位	复位值	读写	描述
RXR	7:0	0	RO	I2C 接收到的一个字节

5.2.2.4 CR_SR 命令寄存器

I2C 模块 CR 寄存器、SR 寄存器共用一个地址，CR 为只写寄存器，SR 寄存器为只读寄存器。

偏移地址：0x04

CR 寄存器描述

名称	位	复位值	读写	描述
STA	7	0	WO	产生开始(再开始)条件
STOP	6	0	WO	产生停止条件
RD	5	0	WO	向从设备发起读命令
WR	4	0	WO	向从设备发起写命令
ACK	3	0	WO	在读取数据时，接收完 1 字节数据后： 若 ACK 为 0，则发送“应答”标志 若 ACK 为 1，则发送“非应答”标志
Reserved	2:1	0	RO	保留
IACK	0	0	WO	中断响应，置 1 时，清除等待的中断

SR 寄存器描述

名称	位	复位值	读写	描述
RxACK	7	0	RO	RxACK，收到从机的响应。 该标志表示被寻址的 slave 的响应。 1:未收到响应 0:收到响应
BUSY	6	0	RO	I2C 总线 busy 信号 检测到 START 信号后为“ 1” 检测到 STOP 信号后为“ 0”
RD	5:2	0	RO	保留
TIP	1	0	RO	传 1:正在传输 0:传输完成
IF	0	0	RO	中断标志位 当中断待处理时，该位置 1，如果 IEN 位置 1，将引起处理器中断请求。 在以下情况下设置中断标志： -完成一个字节传输

5.2.2.6 SCL 延迟寄存器

用于屏蔽从设备等待时间带来的分频误差。

偏移地址：0x03

名称	位	复位值	读写	描述

TRISE	7:0	1	R/W	延迟值

5.2.2.7 滤波寄存器

用于调整配置滤波频率大小。

偏移地址：0x08

名称	位	复位值	读写	描述
Reserved	7:5	0	RO	保留
FLTR	4:0	0	R/W	滤波寄存器值

注：寄存器之间应满足如下关系：

I2C_FLTR < I2C_PRER;

I2C_TRISE > I2C_FLTR*2 + 3;

5.3 UART

5.3.1 功能描述

SF1 MCU 集成 UART 外设，支持发送、接收数据功能。

5.3.2 寄存器说明

表 5-3-1 UART 寄存器表

名称	偏移地址	描述
UART_TXDATA	0x00	发送数据寄存器
UART_RXDATA	0x04	接收数据寄存器
UART_TXCTRL	0x08	发送控制寄存器
UART_RXCTRL	0x0C	接收控制寄存器
UART_IE	0x10	UART 中断使能寄存器
UART_IP	0x14	UART 中断等待寄存器
UART_DIV	0x18	波特率除数寄存器
UART_STATUS	0x1C	RX/TX busy 状态寄存器
UART_SETUP	0x20	UART setup 寄存器
UART_ERROR	0x24	UART 接收错误状态寄存器
UART_IRQ_EN	0x28	UART 中断请求使能寄存器

5.3.2.1 UART_TXDATA 寄存器

发送数据寄存器，如果 FIFO 可以接收新数据，则写入 txdata 寄存器会将数字段中包含的字符依次写入到发送 FIFO 中。从 txdata 寄存器读数返回当前的满标志和数据域。满标志表明发送 FIFO 是否可以接收新的数据，当满标志有效之后，再写入的数据会被忽略。

偏移地址：0x00

名称	位	复位值	读写	描述
FULL	31	0x0	RO	发送 FIFO 满

Reserved	30:8	/	RO	保留
TXDATA	7:0	0x0	R/W	发送数据

5.3.2.2 UART_RXDATA 寄存器

接收数据寄存器，读 rxdata 寄存器时返回数据域的值。空标志表明接收 FIFO 是否为空，如果有效，则数据域中没有有效数据。

偏移地址：0x04

名称	位	复位值	读写	描述
EMPTY	31	0x0	RO	接收数据空
Reserved	30:8	/	RO	保留
RXDATA	7:0	0x0	RO	接收数据

5.3.2.3 UART_TXCTRL 寄存器

发送控制寄存器，读写 txctrl 寄存器控制发送通道的操作。Txen 位控制 tx 通道是否处于有效状态。清零时，将禁止发送 tx FIFO 中的数据，并将 txd 引脚驱动为高电平。Nstop 域指定停止位的数量。Txcnt 域指定 tx FIFO 水印中断触发的阈值。Txctrl 默认复位值为 0。

偏移地址：0x08

名称	位	复位值	读写	描述
Reserved	31:20	/	RO	保留
TXCNT	19:16		R/W	发送水印级别
Reserved	15:3	/	RO	保留
NSTOP	2:1		R/W	停止位配置: 00: 1bit 01: 2bit 10: 0.5bit 11: 1.5bit
TXEN	0		R/W	发送使能

5.3.2.4 UART_RXCTRL 寄存器

读写 rxctrl 寄存器控制接收通道的操作。Rxen 位控制 rx channel 是否有效。当清零时，rxd 引脚的状态会被忽略，不会有数据写入 rx FIFO 中。Rxcnt 域指定 rx FIFO 水印中断触发的阈值。Rxctrl 寄存器默认复位值为 0。当起始位有效时，数据开始写入 rx FIFO。

偏移地址：0x0C

名称	位	复位值	读写	描述
Reserved	31:20	/	RO	保留
RXCNT	19:16		R/W	接收水印级别
Reserved	15:1	/	RO	保留
RXEN	0		R/W	接收使能

5.2.2.5 UART_IE & UART_IP 寄存器

Ip 寄存器为只读寄存器，表征中断等待条件。Ie 寄存器控制 UART 中断使能。Ie 复位值为 0。当发送 FIFO 中的条目数严格小于 txctrl 寄存器的 txcnt 字段指定的计数时，txip 条件升高。 当足够多的条目入队以超过水印时，将清除挂起位。当接收 FIFO 中的条目数严格大于 rxctrl 寄存器的 rxcnt 字段指定的计数时，rxip 条件升高。当足够多的条目出队以降到水印以下时，将清除挂起位。

偏移地址：0x10

名称	位	复位值	读写	描述
Reserved	31:2	/	RO	保留
RXIE	1	0	R/W	接收水印中断使能
TXIE	0	0	R/W	发送水印中断使能

偏移地址：0x14

名称	位	复位值	读写	描述
Reserved	31:2	/	RO	保留
RXIP	1	0	R/W	接收水印中断等待
TXIP	0	0	R/W	发送水印中断等待

5.2.2.7 UART_DIV 寄存器

通过读写 baud div 寄存器指定 tx 和 rx 通道中用于产生波特率的除数。输入时钟和波特率之间可通过如下公式进行换算：

$$f_{baud} = {f_{clk_in}}/{(div+1)} \qquad \text{公式 5-2}$$

偏移地址：0x18

名称	位	复位值	读写	描述
Reserved	31:16	/	RO	保留
BAUD_DIV	15:0	0x21E	R/W	波特率除数

5.2.2.8 UART_STATUS 寄存器

Rx_busy 和 Tx_busy 是两个只读寄存器，表征是否正在接收/发送数据。

偏移地址：0x1C

名称	位	复位值	读写	描述
Reserved	31:2	/	RO	保留
TX_BUSY	1	0x0	RO	TX 忙状态标志: 0: 当前没有 TX 传输 1: TX 传输正在进行
RX_BUSY	0	0x0	RO	RX 忙状态标志: 0: 当前没有 RX 传输 1: RX 传输正在进行

5.2.2.9 UART_SETUP 寄存器

偏移地址：0x20

名称	位	复位值	读写	描述
Reserved	31:7	/	RO	保留
BIT_LENGTH	6:4	0x0	RO	字符长度位域: 0x0 : 5 bits 0x1 : 6 bits 0x2 : 7 bits 0x3 : 8 bits 0x4 : 9 bits
CLEAN_FIFO	3	0x0	R/W	清零 rx FIFO，设置为 0/1 以实现 FIFO 复位: 0: 停止清零 RX FIFO 1: 清零 RX FIFO
Reserved	2	/	RO	保留
PARITY_SEL	1	0x0	R/W	奇偶校验模式选择: 0: 偶校验 1: 奇校验
PARITY_EN	0	0x0	R/W	奇偶校验位生成和检查配置域: 0: 禁止 1: 启用

5.2.2.10 UART_ERROR 寄存器

错误寄存器为只读寄存器，错误状态由硬件设置。软件可通过发送读命令得到 rx fifo 溢出和奇偶校验结果。如果发生溢出或奇偶校验错误，软件可以通过再次发送读命令清掉错误状态。

偏移地址：0x24

名称	位	复位值	读写	描述
Reserved	31:2	/	RO	保留
RX_ERROR_PARITY	1	0x0	RO	RX 奇偶校验错误标志: 0:没错 1: RX 奇偶校验错误发生
RX_ERROR_OVERFLOW	0	0x0	RO	RX FIFO 溢出错误标志: 0:没错 1: RX FIFO 溢出错误发生

5.2.2.11 UART_IRQ_EN 寄存器

偏移地址：0x28

名称	位	复位值	读写	描述
Reserved	31:2	/	RO	保留
PARITY_ERROR_EN	1	0x0	R/W	RX 校验请求使能
OVERFLOW_ERROR_EN	0	0x0	R/W	RX 溢出请求使能

5.4 QSPI

5.4.1 功能描述

SF1 MCU 集成 QSPI 外设，支持访问 SPI Flash，支持 XIP 功能。

5.4.2 寄存器说明

表 5-4-1 QSPI 寄存器表

名称	偏移地址	描述
SPI_SCKDIV	0x00	SCK 时钟频率分频系数寄存器（xip/普通模式）
SPI_SCKMODE	0x04	SCK 模式配置寄存器（xip/普通模式）
SPI_FORCE	0x0C	控制 SPI 没有使用到的引脚状态
SPI_CSID	0x10	CS 选通标识（ID）寄存器（xip/普通模式）
SPI_CSDEF	0x14	CS 默认电平配置
SPI_CSMODE	0x18	CS 模式配置寄存器
SPI_DELAY0	0x28	XIP 传输延迟控制寄存器 0（xip）
SPI_DELAY1	0x2C	XIP 传输延迟控制寄存器 1（xip）
SPI_FMT	0x40	传输参数配置寄存器（xip/普通模式）
SPI_TXDATA	0x48	发送数据寄存器（普通模式）
SPI_RXDATA	0x4C	接收数据寄存器（普通模式）
SPI_FCTRL	0x60	XIP 模式控制寄存器（xip）
SPI_FFMT	0x64	XIP 传输参数控制寄存器（xip）
SPI_FFMT1	0x78	XIP 传输参数控制寄存器 1（xip）
SPI_STATUS	0x7C	传输状态寄存器（普通模式）
SPI_RXEDGE	0x80	SPI 接收采样沿控制寄存器
SPI_TXMARK	0x50	TX FIFO 水位
SPI_RXMARK	0x54	RX FIFO 水位
SPI_STATUS	0x7C	SPI 状态寄存器
SPI_IE	0x70	SPI 中断使能寄存器
SPI_IP	0x74	SPI 中断等待标志寄存器

5.4.2.1 SPI_SCKDIV 寄存器

SPI_SCKDIV 可以用于设置 SPI 的 SCK 时钟频率。

偏移地址：0x00

名称	位	复位值	读写	描述
Reserved	31:12	0	RO	保留
DIV	11:0	0	R/W	用于配置产生 SCK 信号的分频系数

5.4.2.2 SPI_SCKMODE 寄存器

通过 SPI_SCKMODE 寄存器配置 SCK 的极性与相位。

偏移地址：0x04

名称	位	复位值	读写	描述
Reserved	31:2	0	RO	保留
pol	1	0	R/W	此域配置 CPOL。
pha	0	0	R/W	此域配置 CPHA。

5.4.2.3 SPI_FORCE 寄存器

通过 SPI_FORCE 寄存器配置 SCK 的极性与相位。

偏移地址：0x0C

名称	位	复位值	读写	描述
Reserved	31:2	0	RO	保留
wp	1	0x1	R/W	控制 wp 对应的 PAD 的状态
enable	0	0x0	R/W	使能 force 模式，未使用的 pad 拉高

5.4.2.4 SPI_CSDEF 寄存器

通过 SPI_CSDEF 寄存器配置使能信号的空闲值。

偏移地址：0x10

名称	位	复位值	读写	描述
Reserved	31:2	0	RO	保留
CS3DEF	3	0	R/W	该域的值表示 SS3 使能信号的空闲值
CS2DEF	2	0	R/W	该域的值表示 SS2 使能信号的空闲值
CS1DEF	1	0	R/W	该域的值表示 SS1 使能信号的空闲值
CS0DEF	0	0	R/W	该域的值表示 SS0 使能信号的空闲值

5.4.2.5 SPI_CSMODE 寄存器

通过 SPI_CSMODE 寄存器配置 SCK 的极性与相位。

偏移地址：0x14

名称	位	复位值	读写	描述
Reserved	31:2	0	RO	保留
MODE	1:0	0	R/W	Ø 假设该域的值为 0，表示配置使能信号 为 AUTO 模式。 Ø 假设该域的值为 2，表示配置使能信号 为 HOLD 模式。 Ø 假设该域的值为 3，表示配置使能信号 为 OFF 模式。

5.4.2.6 SPI_CSID 寄存器

SPI 接口可以有多个使能信号。多个使能信号使用同一总线上连接多个 SPI 从设备成为可能，但是一次只能使能一个 SPI 从设备。SPI_CSID 寄存器用于选择设置 SPI 的使能信号。

偏移地址：0x18

名称	位	复位值	读写	描述
Reserved	31:2	0	RO	保留
CSID	1:0	0	R/W	该域的值用于选择使能信号的索引。譬如假设此域的值为 1，则表示控制 SS1 使能信号，如此类推。

5.4.2.7 SPI_DELAY0 寄存器

SPI_DELAY0 寄存器用于配置若干延迟周期参数。

偏移地址：0x28

名称	位	复位值	读写	描述
Reserved	31:2	0	RO	保留
SCKCS	23:16	0x1	R/W	该域的值指定在结束发送数据之后，在最后一个 SCK 时钟后沿之后至少多少个周期内仍会将使能信号（SS）保持为有效值。
CSSCK	7:0	0x1	R/W	该域的值指定在开始发送数据之前，在第一个 SCK 时钟前沿之前至少提前多少个周期会将使能信号（SS）置为有效值。

5.4.2.8 SPI_DELAY1 寄存器

SPI_DELAY1 寄存器用于配置若干延迟周期参数。

偏移地址：0x2C

名称	位	复位值	读写	描述
Reserved	31:2	0	RO	保留
INTERCS	7:0	0x3	R/W	该域的值指定使能信号从“有效值恢复为空闲值（de-assertion）后”到“重新置为有效值（assertion）”之间最少应该持续的空闲周期数（Mininum CS inactive time）。

5.4.2.9 SPI_FMT 寄存器

在 FIFO 发送接收模式下，可以通过 SPI_TXDATA 和 SPI_RXDATA 寄存器进行发送或者接收数据操作。当通过读写 SPI_TXDATA 和 SPI_RXDATA 发送和接受数据时，SPI_FMT 寄存器可以用于配置若干传输参数。

偏移地址：0x40

名称	位	复位值	读写	描述
Reserved	31:20	0	RO	保留
LEN	19:16	0	R/W	该域的值指定发送一帧数据的比特位数（长度值），有效的长度值范围为 0 到 8。
DIR	3	0	R/W	如果该域的值为 1，则表示 TX，即发送。在此模式下，RX-FIFO 将不会接收数据。 如果该域的值为 0，则表示 RX，即接收。在此模式下，RX-FIFO 将会接收数据： 如果 proto 域配置的是 Dual 或者 Quad-SPI 协议，则所有的 DQ 数据线均处于接受数据的输入状态。 如果 proto 域配置的是 Single-SPI 协议，则根据普通 SPI 协议，DQ0（MOSI）仍然是会进行输出，DQ1（MISO）会作为输入接收数据。
ENDIAN	2	0	R/W	如果该域的值为 1，则对数据先发送低位（LSB 优先）。 如果该域的值为 0，则对数据先发送高位（MSB 优先）。
PROTO	1:0	0	R/W	如果该域的值为 2，则配置传输协议为 Quad-SPI。在此模式下，有四根数据线 DQ0、DQ1、DQ2、DQ3 工作。 如果该域的值为 1，则配置传输协议为 Dual-SPI。在此模式下，有两根数据线 DQ0 和 DQ1 工作。 如果该域的值为 0，则配置传输协议为 Single-SPI。在此模式下，有两根数据线 DQ0（作为 MOSI）和 DQ1（作为 MISO）工作。

5.4.2.10 SPI_TXDATA 寄存器

在 FIFO 发送接收模式下，可以通过 SPI_TXDATA 寄存器发送数据。

偏移地址：0x48

名称	位	复位值	读写	描述
TXTIP	31	0	RO	发送通道正在传输数据
Reserved	30:8	0	RO	保留

TXDATA	7:0	0	R/W	发送的数据

5.4.2.11 SPI_RXDATA 寄存器

在 FIFO 发送接收模式下，可以通过 SPI_RXDATA 寄存器接收数据。

偏移地址：0x4C

名称	位	复位值	读写	描述
RXTIP	31	0	RO	接收通道正在传输数据
Reserved	30:8	0	RO	保留
RXDATA	7:0	0	RO	接收的数据

5.4.2.12 SPI_FCTRL 寄存器

通过 SPI_FCTRL 寄存器使能 QSPIO 的 Flash Xip 模式。

偏移地址：0x60

名称	位	复位值	读写	描述
Reserved	31:2	0	R/W	保留
FLASH_BURST_EN	3	0	R/W	如果该域为 1，则表示使能 QSPIO 的 Flash XiP 的 burst 模式。 如果该域为 0，则表示不使能 QSPIO 的 Flash XiP 的 burst 模式，只支持 Flash XiP 的 single 模式。
FLASH_WEN	2	0	R/W	如果该域为 1，则表示使能 QSPIO 的 Flash XiP 写模式。 如果该域为 0，则表示不使能 QSPIO 的 Flash XiP 写模式，QSPIO 的 Flash XiP 模式只能使用读模式。
FLASH_EN	0	0x1	R/W	如果该域为 1，则表示使能 QSPIO 的 Flash XiP 模式。 如果该域为 0，则表示不使能 QSPIO 的 Flash XiP 模式，QSPIO 处于普通的 FIFO 发送接收模式。

5.4.2.13 SPI_FFMT 寄存器

当 QSPIO 处于 Flash Xip 模式时，整个 QSPIO（外接 Flash）被映射为一片只读的地址区间，从而被直接读取。软件直接从此区间读数据或者取指令会自动触发 QSPIO 通过 SPI 协议读取外部的 Flash。QSPIO 通过 SPI 接口读取外部 Flash 的具体 SPI 协议行为受 SPI_FFMT 寄存器控制。

偏移地址：0x64

名称	位	复位值	读写	描述

PAD_CODE	31:24	0x0	R/W	在 Dummay Cycles 中发送的头 8 个比特位
CMD_CODE	23:16	0x3	R/W	具体的命令（Command）值。默认值 0x3 是常用的 Winbond/Numonx Flash 串行 READ 命令（0x03）
DATA_ENDIAN	14	0x0	R/W	如果该域的值为 1，则对数据先发送低位（LSB 优先）。 如果该域的值为 0，则对数据先发送高位（MSB 优先）。
DATA_PROTO	13:12	0x0	R/W	发送数据（Data）阶段使用的 SPI 协议，参见 SPI_FMT 寄存器的 proto 域的定义
ADDR_PROTO	11:10	0x0	R/W	发送地址（Address）阶段使用的 SPI 协议，参见 SPI_FMT 寄存器的 proto 域的定义
CMD_PROTO	9:8	0x0	R/W	发送命令（Command）阶段使用的 SPI 协议，参见 SPI_FMT 寄存器的 proto 域的定义
PAD_CNT	7:4	0x0	R/W	发送多少个 Dummy 读 Cycles
ADDR_LEN	3:1	0x3	R/W	地址位由多少个字节组成（0 至 4）。默认为 3 个字节（即 24 位）
CMD_EN	0	0x1	R/W	是否发送命令（Command）的使能

5.4.2.14 SPI_FFMT1 寄存器

偏移地址：0x78

名称	位	复位值	读写	描述
Reserved	31:12	0	RO	保留
WPAD_CNT	11:8	0x0	R/W	发送多少个 Dummy 写 Cycles
WCMD_CODE	7:0	0x4	R/W	Flash XiP 模式具体的写命令（Command）值。

5.4.2.15 SPI_RXEDGE 寄存器

偏移地址：0x80

名称	位	复位值	读写	描述
Reserved	31:1	0	RO	保留
RXEDGE	0	0	R/W	SPI 数据采样沿控制器： 0：上升沿采样 1：下降沿采样

5.4.2.16 SPI_TXMARK 寄存器

偏移地址：0x50

名称	位	复位值	读写	描述
Reserved	31:3	0	RO	保留
TXMARK	2:0	0	R/W	SPI TX FIFO 水位寄存器

5.4.2.17 SPI_RXMARK 寄存器

偏移地址：0x54

名称	位	复位值	读写	描述
Reserved	31:3	0	RO	保留
RXMARK	2:0	0	R/W	SPI RX FIFO 水位寄存器

5.4.2.18 SPI_STATUS 寄存器

偏移地址：0x7C

名称	位	复位值	读写	描述
Reserved	31:1	0	RO	保留
SPI_BUSY	0	0	RO	SPI busy 状态寄存器，指示当前 SPI 处于传输状态

5.4.2.19 SPI_IE 寄存器

偏移地址：0x70

名称	位	复位值	读写	描述
Reserved	31:2	0	RO	保留
RXIE	1	0	R/W	RXIE=1，使能 SPI 接收中断 RXIE=0，不使能 SPI 接收中断
TXIE	0	0	R/W	TXIE=1，使能 SPI 发送中断 TXIE=0，不使能 SPI 发送中断

5.4.2.20 SPI_IP 存器

偏移地址：0x74

名称	位	复位值	读写	描述
Reserved	31:2	0	RO	保留
RXIP	1	0	RO	RXIP=1，当前正在产生接收中断 RXIP=0，当前没有产生接收中断
TXIP	0	0	RO	TXIP=1，当前正在产生发送中断 TXIP=0，当前正在产生发送中断

5.5 MISC Ctrl

5.5.1 功能描述

MISC 控制模块包含一些 SoC 控制状态寄存器，其基地址为 0x1001_A000。

5.5.2 寄存器说明

表 5-5-1 QSPI 寄存器表

名称	偏移地址	描述
System Reset CSR	0x00	系统复位控制状态寄存器
NMI CSR	0x04	NMI 寄存器
Cache System Control	0x0C	Cache 控制寄存器
Clock Control	0x10	时钟配置寄存器，包括时钟源选择、分频字等配置

5.5.2.1 System Reset CSR 寄存器

偏移地址：0x00

名称	位	复位值	读写	描述
Reserved	31:19	0	RO	保留
Core cause	18	0	RO	系统复位是由 DM 或者 SFTRST 导致时由硬件置位 1，不会自动清除
nSYS_RST cause	17	0	RO	系统复位是由 nSYS_RST 导致时由硬件置位 1，不会自动清除
PoR cause	16	1	RO	系统复位是由 PoR 导致时由硬件置位 1，不会自动清除
Clear cause	15	0	RO	写 1 清除 16 到 18 位为 0，写 0 忽略
Reserved	14:1	0	RO	保留
Enable Core	0	1	R/W	Timer 软复位和 DM 复位输出是否产生系统复位

注：PoR, nSYS_RST, WDG 导致的系统复位不可被屏蔽。

5.5.2.2 NMI CSR 寄存器

偏移地址：0x04

名称	位	复位值	读写	描述
Reserved	31:17	0	RO	保留
External NMI Pending	16	0	RO	
Reserved	15:0	0	RO	保留

注：专用 GPIO 0 导致的 NMI 不可被屏蔽

5.5.2.3 Cache System Control 寄存器

偏移地址：0x0C

名称	位	复位值	读写	描述
Reserved	31:10	0	RO	保留
ICACHE INV PENDING	4	0	RO	Icache Invalidate 正在进行
ICACHE INVALIDATE	3	0	RW	写入 1 将 Invalidate Icache
DCACHE FLUASH/INV PENDING	2	0	RO	Dcache flush/Invalidate 正在进行
DCACHE INVALIDATE	1	0	RW	Bit 1:0 写入 2’b11 将 Invalidate dcache
DCACHE FLUSH	0	0	RO	Bit 1:0 写入 2’b01 将 flush dcache

5.5.2.4 Clock Control 寄存器

偏移地址：0x10

名称	位	复位值	读写	描述
Reserved	31:10	0	RO	保留
PPI_DIV	9:6	1	RW	PPI 时钟分频值，PPI 时钟原时钟为 sys_clk；如果此值为 N，则输出时钟频率为输入时钟的 1/(N+1)。
CLK_DIV	5:1	22	RW	MCU 输入时钟的分频值，如果此值的值为 N，则输出时钟频率为输入时钟的 1/(N+1)，分频后的时钟为 MCU 的 sys_clk
CLK_SEL	0	0	RW	时钟源选择控制位 0：osc_div 输入 1：gclk_out 输入

版本信息

日期	版本	修订记录
2022/4/20	1.0	初版建立

版权所有©2022 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其它方式授予任何知识产权许可。除安路科技在其产品的销售条款和条件中声明的责任之外，安路科技概不承担任何法律或非法律责任。安路科技对安路科技产品的销售和/或使用不作任何明示或暗示的担保，包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等，均不作担保。安路科技对文档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任，安路科技保留修改文档中任何内容的权利，恕不另行通知。安路科技不承诺对这些文档进行适时的更新。